CatchBEST SCZGE SCZE130M/C-GEHD 1.3MP USB2.0 Kamera Mahiri ya Kiwandani

Pamoja na maendeleo ya kiufundi katika FPGA, jukwaa la SoC FPGA la ARM linaunganisha kichakataji cha ARM kilichoboreshwa, FPGA inayoweza kugeuzwa kukufaa, vidhibiti vya kumbukumbu na vifaa vya pembeni, ambavyo huruhusu mabadiliko ya mchanganyiko wa kamera za viwandani na mifumo ya Kompyuta hadi kamera mahiri iliyounganishwa na kazi za kunasa picha, mchakato, kuchambua na kusambaza.Uboreshaji mdogo, kusambazwa, mtandao na jumuishi sana mfumo wa maono wenye akili unakuwa mtindo wa siku zijazo.

Kamera yetu mahiri ya mfululizo wa hivi punde zaidi ya SCZGE inatumia jukwaa la hivi punde la Xilinx la Zynq-7000 All Programmable SoC, ambalo linatokana na mchakato wa kiufundi wa 28nm, unaounganisha kwa uthabiti kichakataji cha ARM na mfumo wa FPGA.Kitengo cha PS kina utendaji wa juu na vipengele vya matumizi ya chini ya nguvu vya ARMCortex-A9 MPCore mbili-msingi;Kitengo cha PL kina hadi kitengo cha mantiki cha 74K na kitengo cha usindikaji maunzi 160 cha DSP;kumbukumbu ya 1GB DDR3 na 4GB eMMC.Kamera mahiri ya mfululizo wa SCZGE inaweza kukidhi mahitaji madhubuti ya upataji wa maono ya viwandani HD, uchakataji wa kasi ya juu wa wakati halisi, muundo thabiti na kutegemewa kwa juu.

Wakati huo huo kamera ina violesura mbalimbali vya pembeni, GigE, RS232, HDMI, TF kadi, GPIO, n.k., na toleo maalum la linux kernel v4.0.0 ambalo lilitolewa mwaka wa 2015 na kiolesura cha SDK cha kupata picha, kamera. inaweza kurahisisha mchakato wa ukuzaji wa maombi ya kuona, kukabiliana na utumizi changamano na kubadilisha uga wa viwanda.Kwa kuongezea, pamoja na Vivado HLS, zana ya kuongeza kasi ya maunzi ambayo hutolewa na Xilinx, inaweza kubadilisha algoriti za usindikaji wa picha za C/C ++ za watumiaji kuwa VHDL au lugha ya maelezo ya maunzi ya Verilog na kutumia FPGA kwenye mfumo ili kuharakisha maunzi na kuboresha mfumo. utendaji.